Совокупность элементов памяти (ЭП) в накопителе, в котором размещается слово, называют ячейкой памяти (ЯП). Каждая ЯП имеет свой адрес, и для обращения к ней на адресные входы микросхемы подается код адреса этой ЯП. Ячейки памяти могут быть объединены в запоминающую матрицу, и тогда код адреса состоит из кода столбца и кода строки. Микросхемы ОЗУ по типу ЭП разделяют на динамические и статические.
Статическое ОЗУ (Static RAM — SRAM – кэш память, на триггерах) обеспечивает хранение записанной информации до тех пор, пока на микросхему подается питание. Структура SRAM требует 4-6 транзисторов для хранения одного бита (т.е. в кач-ве запоминающей ячейки используется параллельный регистр). В микросхемах ОЗУ присутствуют две операции: операция записи и чтения. Для записи и чтения информации можно использовать различные шины данных (как это делается в сигнальных процессорах, но чаще используется одна и та же шина данных. Это позволяет экономить выводы микросхем, подключаемых к этой шине и легко осуществлять коммутацию сигналов между различными устройствами. Статическое ОЗУ используется, как правило, для построения кэш-памяти. Пример схемы статического ОЗУ приведен на рис. 1. Здесь вход и выход микросхемы объединены при помощи шинного формирователя.
Для построения ОЗУ большого объема применяют динамическое ОЗУ (Dynamic RAM — использующее для запоминания бита состояние электрического конденсатора («заряжен»/«не заряжен»), сформированного внутри кристалла. Для управления ее зарядом и разрядом применяется электронный ключ(рис 2). Заряд на емкости с течением времени уменьшается, поэтому его необходимо подзаряжать (регенерировать) с периодом приблизительно 10 мс. Регенерация заключается в считывании заряда конденсатора и восстановлении этого состояния посредством перезаписи информации. Она требует дополнительного циклического обращения к памяти, что снижает пропускную способность и усложняет устройство управления. 
Для регенерации первоначального напряжения, хранившегося в запоминающей ячейке, в схеме применяется RS-триггер, включенный между двумя линиями записи/считывания. Схема такого включения приведена на рис.3. Эта схема за счет положительной обратной связи восстанавливает первоначальное значение напряжения в запоминающем элементе, подключенном к выбранной линии считывания. То есть при считывании ячейки производится регенерация хранящегося в ней заряда. Для уменьшения времени регенерации микросхема устроена так, что при
считывании одной ячейки памяти в строке запоминающей матрицы регенерируется вся строка. Особенностью динамических ОЗУ также является мультиплексирование шины адреса. Адрес строки и адрес столбца передаются поочередно.
