ПЛИС - Программи?руемая логи?ческая интегра?льная схе?ма (ПЛИС, англ. programmable logic device, PLD). В отличие от обычных цифровых микросхем, логика работы ПЛИС не определяется при изготовлении, а задаётся посредством программирования
Структура классических PAL. Она включает n входов, программируемую матрицу «И» и m выходных макроячеек, связанных с двунаправленными выводами. Выходы матрицы «И» называются термами. Архитектура выходных макроячеек PAL: для комбинационных выходов она включает вентиль «ИЛИ», объединяющий q промежуточных шин, выходной буфер с тремя состояниями и обратную связь со входом матрицы «И». Все входы матрицы «И» являются парафазными. Для управления третьим состоянием выходного буфера служит отдельная промежуточная шина. Cтруктура CPLD - совокупность нескольких PAL, объединенных между собой программируемыми межсоединениями (матрицей переключений.
Структура FPGA включает в себя три главных программируемых элемента: нескоммутированные программируемые логические блоки (ПЛБ), блоки ввода-вывода (БВВ) и внутренние связи. ПЛБ являются функциональными элементами для построения логики пользователя, БВВ обеспечивают связь между контактами корпуса и внутренними сигнальными линиями. Программируемые ресурсы внутренних связей обеспечивают управление путями соединения ПЛБ и БВВ на соответствующие сети. Изначально ПЛБ соединены по принципу «все со всеми», затем в результате программирования связи между определенными ПЛБ убираются. Все каналы трассировки имеют одинаковую ширину (одинаковое количество проводников).
Классификация ПЛИС:
PLA (Programmable Logic Array) – программируемая логическая матрица. Разработаны в 1971 году и являются развитием технологии программируемых постоянных запоминающих устройств (ППЗУ). Это первые программируемые логические устройства.
Это ПЛИС, имеющие программируемую матрицу «И» и программируемую матрицу «ИЛИ»
PAL (Programmable Array Logic) - Появились в результате совершенствования архитектуры. Первые PAL программировались пережиганием плавких перемычек. Затем были созданы репрограммируемые ПЛИС с ультрафиолетовым и электрическим стиранием записанных логических функций. Это ПЛИС, имеющие программируемую матрицу «И» и фиксированную матрицу «ИЛИ»
GAL – (Gate Array Logic) – вентильная логическая матрица. Помимо матрица «И» и «ИЛИ» эти ПЛИС имеют на выходе триггер.
CPLD – (Complex Programmable Logic Device) - программируемая логическая интегральная схема (ПЛИС) в диапазоне сложности между микросхемами и FPGA, сочетающая их архитектурные решения. Основой CPLD является макроячейка (англ.), в которой реализованы логические соединения вентилей или более сложные логические операции. Блоки макроячеек объединены программируемой коммутационной матрицей с последующим выходом на входы (выходы) схемы.
FPGA – (field-programmable gate array) - программируемые пользователем вентильные матрицы. содержат блоки умножения-суммирования, которые широко применяются при обработке сигналов (DSP), а также логические элементы (как правило на базе таблиц перекодировки (таблиц истинности)) и их блоки коммутации. FPGA обычно используются для обработки сигналов, имеют больше логических элементов и более гибкую архитектуру, чем CPLD. Программа для FPGA хранится в распределённой памяти, которая может быть выполнена как на основе энергозависимых ячеек статического ОЗУ — в этом случае программа не сохраняется при исчезновении электропитания микросхемы, так и на основе энергонезависимых ячеек Flash-памяти или перемычек antifuse — в этих случаях программа сохраняется при исчезновении электропитания. Если программа хранится в энергозависимой памяти, то при каждом включении питания микросхемы необходимо заново конфигурировать её при помощи начального загрузчика, который может быть встроен и в саму FPGA. FPGA применяются также, как ускорители универсальных процессоров в суперкомпьютерах
